TSMCはPLP量産体制を構築中で、AIチップの生産効率を大幅に向上させることができる。

BlockBeats ニュース、6月15日、etnewsの報道によると、TSMCは次世代半導体パッケージング技術「パネルレベルパッケージ（PLP）」を採用し、サムスン電子と正面から競争する。PLPはAIチップの生産効率を大幅に向上させることができ、TSMCが量産準備を加速させる中、この市場に先駆けて参入したサムスン電子との間で、主導権争いが避けられない状況となっている。

業界関係者が15日に明らかにしたところによると、TSMCはPLPの量産体制を構築するため、材料、部品、設備（MCE）のサプライチェーンを整備している。現在、TSMCは国内外のMCE企業と設備投資について協議を行っている。報道によれば、TSMCは早ければ来年にもPLPの量産を開始する計画であり、これはこの目標に向けた実質的な一歩と解釈されている。

PLPは、回路製造が完了したウェハーを個別のチップ（ダイ）に切断し、それを矩形パネル上でパッケージングして最終製品を生産する技術である。これは円形ウェハー上で行われる「ウェハーレベルパッケージ（WLP）」とは対照的である。円形ウェハー上でチップをパッケージングする場合、端の領域はチップ化できず廃棄せざるを得ないため、生産効率が低い。一方、矩形パネル上でパッケージングすれば、無駄のないチップ生産が可能となる。標準的な600×600 mmの矩形パネルでは、主流の300 mm（12インチ）ウェハーと比較して、約5～6倍のチップ数を生産できる。

現在、PLP技術で優位に立っているのはサムスン電子である。サムスン電子は2019年にサムスン電機からPLP事業を買収した後、この技術をモバイル向けアプリケーションプロセッサ（AP）や電源管理IC（PMIC）に応用し、技術力を蓄積してきた。

これに対し、TSMCは従来のウェハーレベルパッケージ（WLP）でファウンドリ分野における競争優位を確立していたため、これまでPLPには消極的であった。しかし、AIチップ市場の爆発的な成長により状況は一変した。PLPはAIチップの生産量を向上させ、大面積のAIチップの実現にも有利である。そのため、TSMCは2024年からPLP事業を積極的に推進している。TSMCは今年中に試験生産ラインを構築・稼働させ、性能評価を経て、来年頃に本格的な量産に入ると見込まれている。報道によれば、TSMCはすでにグローバルなAIチップ顧客を獲得している。

TSMCがPLPの量産を加速させるにつれ、サムスン電子との競争はさらに激化すると予想される。サムスンもPLPの適用範囲を既存のAPやPMICから、AI半導体などのハイパフォーマンスコンピューティング（HPC）チップに拡大する計画である。さらに、AIチップの基板として注目されるガラス基板も、このPLPプロセスに応用される可能性が高い。これにより、サムスン電子とTSMCは次世代基板市場でも主導権争いを繰り広げることになる。

業界関係者は、「サムスン電子やTSMCだけでなく、世界中のOSAT（半導体パッケージング・テスト受託）企業もPLPプロセス市場に大量に参入している」と述べ、「激しい競争が予想される一方、市場も成長する見込みだ」と付け加えた。