インテルは、1.4ナノメートルプロセスで両面給電アーキテクチャの採用を検討しており、TSMCやサムスンに追いつこうとしている。

BlockBeats ニュース、7月5日、インテルは1.4ナノメートル級の超微細プロセスにおいて、前面と背面の両方を利用する給電アーキテクチャの採用を検討しており、競合他社を追いかける方針だ。業界関係者によると、インテルは当初、1.4ナノメートル級の基本プロセス14Aで背面給電専用技術「PowerDirect」を採用する計画だったが、後続プロセス14A2では、前面と背面を同時に使用する「Dual side」アーキテクチャの導入を検討しているという。

インテルは以前、14Aプロセスで18Aと比較してチップ密度を1.3倍に向上させる計画を発表している。14Aプロセスの目標M0ピッチは約28ナノメートルであり、14A2プロセスでは半ノード的な改良によりM0ピッチを21ナノメートルまで進める可能性がある。インテルは背面給電ネットワークを主軸に維持しつつ、一部の前面金属配線を補助電源やクロック信号用途に再配分することで、微細化や露光制限による電力マージン不足を補う方針だ。

インテルの14Aプロセスは2028年にリスク生産を開始し、2029年に量産に入る予定である。インテルは今年10月までに外部顧客向けに14Aプロセスのバージョン0.9のプロセス設計キットをリリースし、その後18ヶ月以内に大手ファブレス顧客からの確定受注を得る必要がある。一方、TSMCは2028年に真の1.4ナノメートルA14製品を出荷する計画であり、サムスン電子も2027年に背面給電技術を採用した2ナノメートル改良プロセスSF2Zの商用化を計画している。