Citriniアナリスト：Rubin UltraによるHBMスタック層数の削減は必ずしも弱材料ではなく、HBM全体の需要を拡大する可能性がある。

BlockBeats ニュース、8月30日、Citrini アナリストの Jukan 氏は、その情報筋によると、NVIDIA の Rubin Ultra が採用する HBM 仕様が 12 層 HBM4E から 8 層に引き下げられる可能性があると述べた。OpenAI や Anthropic などの顧客は 4 層製品の採用を求めたこともあったが、メモリメーカーに拒否され、現在のところ仕様引き下げは 8 層で止まる可能性がある。同氏は、この引き下げは主に歩留まりとコスト圧力に起因すると考えており、12 層 HBM4E を採用し値上げを考慮した場合、メモリコストが Rubin Ultra の総部材コストの約 70% を占める可能性がある。

モデル量子化、MLA、計算タスクの分割などのソフトウェア最適化により、低頻度でアクセスされる KV キャッシュやモデル状態が LPDDR、CXL、NAND に移行され、HBM は主に現在の計算に必要なワーキングセットを保持する。そのため、最低容量を満たした後、顧客は HBM の容量よりも帯域幅を重視し始めている。

同氏は、スタック層数を減らすことでパッケージング歩留まりが向上し、HBM および AI アクセラレータの出荷量が増加し、むしろ HBM の総需要が拡大する可能性があると考える。また、より高い帯域幅要件により、ウェハ内で速度選別を通過するチップの割合が低下し、DRAM ウェハの生産能力をさらに消費する。長期的には、HBM は最終的に新しいアーキテクチャに置き換えられ、最終的な方向性はメモリとロジックチップの融合となる可能性があり、今後 2 年間はメモリメーカーがロジック分野への拡張を実現できるかどうかの重要な段階となる。