Partnered With:

ドイツ銀行の解説：AMATがDRAM装置のリーダーに、AIメモリのアップグレードが新たな受注余地を開拓

この記事を読むのに必要な時間は 14 分

AIサーバーはメモリとパッケージング技術をより高い資本集約度へと押し上げている。

TL;DR
· AMATは6月25日のマスタークラスでDRAMと先進パッケージングのロードマップを発表し、DRAM装置シェアが世界首位に上昇したと述べた。
· 次世代DRAM、HBM、ハイブリッドボンディングには、より多くの成膜、エッチング、計測工程が必要であり、TSVプロセス19工程のうちAMATは15工程をカバーしている。
· シェアのさらなる拡大は、顧客の設備投資、3D DRAMの歩留まり、パネルレベルパッケージングの量産ペースに依存する。

アプライドマテリアルズ（AMAT）は6月25日のDRAMと先進パッケージングに関するマスタークラスで、AI時代のメモリとパッケージング装置のロードマップを集中的に披露した。ドイツ銀行は買い判断を維持しており、その理由はAIサーバーがDRAM、HBM、先進パッケージングをより複雑な製造プロセスへと押し上げているためだとしている。

これは単なる新装置の発表ではない。投資家にとって重要なのは、AIサーバーのボトルネックがGPU自体だけにあるのではなく、GPU周辺で動作する高帯域幅メモリ、DRAMスタッキング、チップ相互接続、パッケージング基板の製造も難しくなっている点だ。プロセスが複雑になればなるほど、装置メーカーが関与できる工程が増え、設備投資は「より多くのウェハー生産能力を購入する」ことから「より複雑な材料工学装置を購入する」ことへとシフトする可能性が高まる。

AMATが示した最も直接的な数字は、DRAM市場シェアが2013年の15％未満から現在は世界首位に上昇したことだ。同社は、AIメモリのアップグレードは一時的な需要ではなく、DRAMトランジスタ、相互接続、ボンディング、パッケージング、計測・検査に至るまでの体系的な変化であることを証明しようとしている。

AIサーバーはGPUを購入するだけではない、メモリ製造も難しくなっている

過去2年間、AIハードウェアに対する市場の関心は主にGPUと先端プロセスに集中していた。しかし、大規模クラスターの本格的な導入が進むにつれて、メモリ帯域幅、消費電力、パッケージング密度がシステム全体の性能を制限する重要な要素となり始めている。

HBMはその典型例だ。HBMは複数のDRAMを積層して帯域幅を向上させるが、積層数が増えるほどウェハーは薄くなり、製造における反り、ボイド充填、アライメント、欠陥検査の難易度が上昇する。装置メーカーにとって、これはより多くの成膜、エッチング、洗浄、研磨、ボンディング、計測工程がサービス可能市場に加わることを意味する。

AMATが今回強調したのは、単一の装置ではなく、そのカバレッジ範囲だ。HBMパッケージングのTSVプロセスでは、19の材料工学工程のうち15工程を同社の製品でカバーできる。TSVは、シリコンウェハーに垂直な貫通孔を開け、金属を充填して多層相互接続を実現する重要なプロセスであり、HBMスタッキングがより高層化する際の中核的な工程でもある。

新たなデバイスにおいて、Avila 2 CVDはより薄型のHBM DRAMウェハの反り問題に対応。Nokota VMax 2は小型TSVのボイドフリー充填を実現。OPTA Quad CMPは先端パッケージングにおける化学機械研磨プロセスをリアルタイム制御下に置く。これらの製品は共通して一つの事実を示している。AIメモリのアップグレードは特定のデバイスの爆発的成長をもたらすのではなく、複数のプロセス工程が同時に難易度を増すということだ。

DRAMの5つのプロセス課題

AMATは次世代DRAMの変化を5つの重要方向に整理している。EUVパターニング、先端トランジスタと配線、CMOSボンディングアレイ、4F²垂直トランジスタDRAM、そして3D DRAMである。

これらの用語の背後には、DRAMが微細化と性能向上を続ける上で直面する現実的な問題がある。従来の平面構造では、密度、消費電力、コストの要件を同時に満たすことがますます困難になっており、メモリメーカーはより複雑なパターニング、より微細な相互接続、より高いアスペクト比の構造、そしてロジックチップに近い積層・接合方式を導入する必要がある。

EUVパターニングは高精度エッチングへの要求を高める。FinFET、銅配線、エピタキシャルプロセスはトランジスタと配線工程を材料工学にさらに依存させる。CMOSボンディングアレイはアレイと周辺ロジックを別々に製造した後に接合する。4F²垂直トランジスタと3D DRAMは、高アスペクト比シリコンチャネル、導体エッチング、電子線計測へと課題をさらに押し上げる。

これがAMATが自社のDRAMシェア変動を強調する理由でもある。2013年に同社のDRAM装置市場シェアは15%未満だったが、現在は世界首位と主張する。DRAMが2次元微細化から3次元構造や接合構造へと移行すれば、過去に蓄積した成膜、エッチング、エピタキシー、計測における強みがさらに拡大する可能性がある。

ただし、これを単純に「DRAM技術のアップグレード＝AMATシェアの必然的な上昇」と解釈すべきではない。メモリメーカーが新構造を採用するペース、歩留まり向上の速度、単位設備投資の制約、そしてエッチング、成膜、計測分野における競合他社の対応が、実際の受注を左右する。

パッケージング：シリコンインターポーザーから大面積パネルへ、ハイブリッドボンディングが前面に

DRAM自体に加え、先端パッケージングが今回のAMATのもう一つの主要テーマである。

AIアクセラレータとHBM間には、より高密度で低消費電力の相互接続が必要となる。従来のシリコンインターポーザー方式は面積とコスト面で圧力を受けている。AMATが提案する方向性は、より大型のパネルレベル基板であり、サイズは310×310mm、510×515mmから、さらに600×600mmへと拡大する。

パネルが大きくなれば、1回の加工面積が拡大し、パッケージングコストが下がるという潜在的なメリットがあるが、製造難易度も明らかに上昇する。大面積基板上での成膜、エッチング、めっき、平坦化、欠陥制御は、いずれも均一性を維持するのが難しくなる。AMATはデジタルリソグラフィ、パネル向けPVD/CVD/エッチングに加え、NEXXの買収により大面積銅めっき能力を補完している。

より注目されているのはKinexハイブリッドボンディングシステムだ。これはプラズマ表面活性化、洗浄、ボンディング、計測を統合しており、AMATは業界初の集積型ダイ・トゥ・ウェハ・ハイブリッドボンディングシステムと称している。ハイブリッドボンディングの価値は、チップ間の相互接続をより高密度、より短距離、より省電力にすることにあり、将来の高帯域幅メモリとロジックチップのより緊密な統合を可能にするパッケージングロードマップに適している。

プロセス制御に関して、AMATはVeritySEM 7APとSEMVision G7APも発表しており、これらはそれぞれハイブリッドボンディングパッド、TSV、マイクロバンプのクリティカルディメンション測定、および欠陥レビュー分類に使用される。先端パッケージングは「チップを封止する」ことから「前工程製造に類似した高精度プロセス」へと変貌しており、計測と欠陥検出の重要性が高まっている。

買うべきかどうかは、依然として顧客のCAPEXと歩留まり次第

ドイツ銀行の強気な見解は、AIによるワットあたりの性能要求がメモリとパッケージングの資本集約度を押し上げ続け、AMATが成膜、エッチング、CMP、ボンディング、計測において十分に包括的なポートフォリオを持っているという前提に基づいている。

これが、市場がAMATのような半導体装置メーカーに再び注目する理由を説明している。AI投資がGPUの調達にとどまるなら、恩恵を受けるチェーンは比較的限定的だが、HBM、DRAM、先端パッケージングのすべてに新しいプロセスと装置が必要となれば、装置メーカーが関与できる領域は大幅に拡大する。

ただし、リスクも同様に明確だ。第一に、メモリ顧客の設備投資は周期的であり、AI需要が強いからといってDRAMメーカーが無制限に生産能力を拡大するわけではない。第二に、3D DRAM、4F²垂直トランジスタ、ハイブリッドボンディングはいずれも歩留まりの検証が必要であり、ラボレベルのロードマップが大規模量産を意味するわけではない。第三に、パネルレベルパッケージングはコスト面で魅力的だが、大面積基板の均一性と欠陥制御は依然として業界の課題である。

AMATは自らを「DRAM装置シェアの追い上げ役」から「AIメモリアップグレードの中核的装置プラットフォーム」へと位置づけ直した。今後、このナラティブを真に支えるのは、製品名の数ではなく、顧客がどれだけの新プロセスを量産ラインに導入するか、そしてそれらのプロセスが本当に持続可能な追加受注をもたらすかどうかである。